Efinix

Efinity紹介(開発ツールの紹介)

2026.10.27

Efinix, Inc.
（エフィニックス）

Efinity概要

・EfinixのFPGAの開発ツールになります。
・Efinixのホームページでユーザー登録を行うことで無償で使用できます。
・ノートPCで使用可能な軽量の開発ツールです。
・必要PCスペック
　Windows：Windows10以降の64bitOS
　Linux：Ubuntu v20.04以降/Red Hat Enterprise v8.8以降
　インストールサイズ：約3GB(Efinity 2026.1 Windows版)
　メモリ(RAM)サイズ：

入手方法

・Efinixのホームページからダウンロードします。
*事前にユーザー登録が必要となります。

下記のページにユーザー登録、Efinityのダウンロード方法について記載があります。
Efinix Efinity IDE 入手まで

ユニークな設計思想

・ FPGA Coreとハードマクロ(Interface Block)で個別に開発します。

RTL開発の際にはFPGA Core部とInterface Block部を接続するように記述します。
Interface Blockを使用した設計の記述例を次ページ以降で記載します。
*UnifiedDesignと呼ぶ一般的な記述を使用した設計フローも用意されております。

例：Tri-State Bufferの記述

例：PLLの記述

サンプルデザインを用いたEfinity機能紹介

Trion T20 BGA256 Development Kit用のサンプルデザインを使用して機能を紹介します。
*サンプルデザインを所望の方は加賀デバイスまでお問い合わせお願いします。

Efinityメイン画面

・RTL エントリーからビットストリームファイルの生成まで行う統合開発ツールです。
Interface DesignerやRISC-V IDEを含む各種ツールと連携しています。

デザイン(プロジェクト)のオープン方法

File→Open project選択。

プロジェクトの各種設定

File→Edit Project選択してプロジェクトに関する設定ができます。

Interface Designerメイン画面

・IO関連,PLLやMIPIのハードブロック関連の設定を行う機能です。

Interface Designer画面

Interface Designer設定例：IO設定

Interface Designer設定例：IOピン割り当て

Interface Designer補足

・Interface Designerの設定はGUI以外に以下のテキストファイルのフォーマットを読み込むことでも設定可能です。
・csv形式
・isf形式
*File→ExportDesignで現在の設定を出力できます。
*バージョンによっては、全ての設定を出力できない場合があります。
・Interface Designerの設定は<project>.peri.xmlにも保存されます。

設計フローの実行

dashboradのボタンから実行できます。

各フローのオプション設定

各フローのオプションの設定はEfinity->File->Edit Projectの各タブから設定できます。

制約ファイルの設定

sdcファイルにて制約を与えることができます。
テンプレートは、配線フロー実行後に,projectのoutflowフォルダ内に<project>.pt.sdcが生成されます。
*pt.sdcファイルは自動的にプロジェクトに反映されません。
　→別途プロジェクトに取り込む必要があります。
*pt.sdcファイルは配置配線のたびに再生成されます。